Plugin gratuito per il “Design For Testing” (DFT)
Il nuovo plugin “DFT Assistant per Mentor® Xpedition®” di XJTAG® permette ai progettisti di individuare e correggere gli errori comuni che si commettono durante la fase di “Design For Testing” (DFT). Poiché l’accesso fisico a molti componenti (es. BGA) è praticamente impossibile, è fondamentale garantire la testabilità di questi dispositivi tramite JTAG. In caso contrario, potrebbe diventare necessaria una rilavorazione della scheda che implicherebbe un costoso ritardo nel progetto.
XJTAG DFT Assistant aiuta a validare la corretta implementazione della catena JTAG attraverso la piena integrazione con Mentor Xpedition. Inoltre, il tool verifica che il progetto sia conforme alle regole di “Design for Test” (DFT). La conformità con lo standard JTAG può anche aprire una serie di altri benefici per la vostra scheda, come ad esempio il debug di prototipi, la programmazione veloce e test di produzione più veloci ed economici.
XJTAG Chain Checker
Dopo una configurazione della scheda in 4 semplici passi, la funzione ‘XJTAG Chain Checker’ analizza la netlist e trova automaticamente il percorso della catena JTAG. Esso, inoltre, offre una funzionalità unica per il ‘Design For Test’: verifica che i segnali TAP (Test Access Port) siano terminati correttamente.
XJTAG Chain Checker individua possibili errori e anomalie presenti nella catena JTAG, tra cui:
- Errori di connessione se ci sono dei segnali TAP JTAG che sono connessi al pin sbagliato su un circuito integrato con funzionalità JTAG. Un solo errore di connessione potrebbe inibire il funzionamento di un’intera catena.
- Anomalie di terminazione se ci sono segnali TAP che non sono terminati adeguatamente.
- Errori di compatibilità dei pin che non hanno un corretto pull-up/down, o che vengono eventualmente lasciati non connessi.
XJTAG Access Viewer
XJTAG Access Viewer identifica l’estensione dell’accesso JTAG sull’intero schema elettrico, consentendo all’utente di vedere istantaneamente quali componenti sono accessibili utilizzando il boundary scan. Ciò aiuta a comprendere la copertura di test sin dalla fase iniziale del progetto, e quindi a studiare come la stessa potrebbe essere estesa ulteriormente.
E possibile selezionare sullo schema elettrico le net con accesso JTAG, evidenziandone le funzionalità di read, write, power/ground o nessun accesso.
Caratteristiche
- Completamente integrato in Mentor Xpedition Enterprise 32-bit (versione VX.2.1 e superiori)
- Configurazione semplice e guidata per effettuare un’analisi DFT JTAG
- Import automatico della netlist da Mentor Xpedition xDx Designer
- Include ‘JTAG Access Viewer’ che permette di visualizzare l’accesso JTAG direttamente sullo schema elettrico
- L’analisi del report dato da XJTAG Chain Checker permette di identificare chiaramente I possibili errori di design nelle catene JTAG, prima ancora di produrre l’hardware
- Tre categorie di errori: connessione, terminazione e compatibilità
- Indica in colori diversi le nets testabili
- Categorizzazione guidata di componenti logici e passivi, al fine di estendere la catena ‘Boundary Scan’
- Export dei progetti in XJDeveloper al fine di sviluppare test aggiuntivi
- Permette di sfruttare a pieno la potenza del boundary scan per migliorare la testabilità
disponibile anche per altri strumenti EDA
