Бесплатный ‘Design For Test’ (DFT) плагин
Использование возможностей технологии пограничного сканирования (JTAG Boundary Scan) в JTAG-совместимых микросхемах даёт много преимуществ при отладке прототипа и/или при тестировании печатных плат на производстве.
XJTAG® DFT Ассистент для Mentor Graphics® PADS® выполняет проверки корректности JTAG цепи непосредственно в проекте. Означает возможность для разработчиков находить и исправлять потенциальные проблемы в JTAG цепях непосредственно в схеме, до начала проектирования топологии, что экономит время и стоимость проектирования.
или скачать Xpedition plugin
XJTAG Chain Checker
Получить максимальные преимущества от технологии пограничного сканирования (Boundary Scan), реализованной в большинстве современных микросхем, таких так микропроцессоры, микроконтроллеры, сигнальные процессоры, ПЛИС и так далее, можно только если JTAG це́пи подключены и согласованы правильно.
Модуль Chain Checker анализирует нетлист и находит “полные” цепи сканирования. При этом находятся ошибки и потенциальные ошибки (предупреждения) в JTAG цепях, включая:
- Ошибки подключения, когда один из сигнальных контактов интерфейса JTAG Test Access Point (TAP) подключён к неправильному контакту JTAG-совместимой микросхемы.
- Предупреждения по согласованиям, если какой-либо TAP сигнал не согласован должным образом
- Ошибки по согласованиям, если неправильно расставлены подтягивающие резисторы и/или остались “висящие” цепи.
XJTAG Access Viewer
Дополнение XJTAG DFT Ассистент находит микросхемы без поддержки JTAG, которые тем не менее можно протестировать через JTAG. Эту информацию можно при помощи XJTAG Access Viewer наложить непосредственно на схему, что позволяет в процессе проектирования схемы сразу видеть, какие компоненты могут быть протестированы.
Такая визуализация тестового покрытия позволяет оценить влияние производимых изменений на тестируемость платы, наблюдать увеличение тестового покрытия при внедрении новых цепей.
Возможности
- Анализ DFT непосредственно в Mentor Graphics PADS (версия VX.2.1 и выше)
- Устранение ошибок на этапе проектирования схемы, до разводки платы
- Автоматический импорт нетлиста из Mentor Graphics PADS
- JTAG Access Viewer — визуальная индикация доступных для тестирования цепей непосредственно в схемотехническом редакторе
- JTAG Chain Checker — анализ правильности формирования JTAG цепей и вывод найденных ошибок
- Три категории ошибок: ошибки при подключении (connection), ошибки в согласованной нагрузке (termination) и ошибки в согласовании подтягивающими резисторами (compliance)
- Отображение тестируемых цепей определёнными цветами
- Помощник в классификации JTAG-несовместимых компонентов
- Экспорт результатов в XJDeveloper, среду подготовки проекта тестирования прототипа и/или на производстве
