Interface DFT gratuite pour identifier les problèmes de testabilité en amont
L’interface Assistant DFT XJTAG® pour Mentor® Xpedition® permet aux ingénieurs de détecter et de corriger les erreurs JTAG sur les cartes électroniques au stade de la conception, c’est-à-dire avant l’entrée en production. Du fait de leur type de boitier, de nombreux circuits intégrés sont inaccessibles aux sondes de test par contact physique, aussi ne pas fournir l’accès JTAG à ces puces pourrait entraîner des reprises coûteuses de la carte, ainsi que du retard sur les projets en cours.
L’Assistant DFT XJTAG vous aide à valider la mise en œuvre correcte des chaînes « boundary-scan », ainsi que la conformité aux pratiques exemplaires de conception en vue du test. De plus, la conformité à la norme JTAG peut également fournir d’autres avantages, notamment le débogage de prototypes et la programmation plus rapide de périphériques, ainsi que des tests de fabrication plus rapides et plus rentables.
XJTAG Chain Checker
XJTAG Chain Checker identifie les erreurs courantes dans une chaîne d’analyse JTAG, tels que les ports d’accès de test (TAP) mal raccordés et connectés, et en informe le développeur. Dans le cas contraire, la moindre erreur de branchement empêchera le bon fonctionnement de l’intégralité de la chaîne d’analyse.
Après une configuration simple et rapide, XJTAG Chain Checker analyse la netlist et trouve une chaîne d’analyse JTAG routable. Il offre également une fonction DFT unique, en vérifiant que les signaux TAP sont correctement terminés.
XJTAG Chain Checker identifie les erreurs potentielles trouvés sur les chaînes JTAG et affiche des avertissements, y compris :
- Erreurs de connexion si un des signaux JTAG Test Access Point (TAP) est connecté à la broche incorrecte d’un composant compatible JTAG.
- Avertissements de terminaison si l’un des signaux TAP n’est pas terminé comme recommandé.
- Erreurs de broche de conformité si elles sont incorrectement forcées à un niveau haut ou bas, ou sont laissées flottantes.
XJTAG Access Viewer
XJTAG Access Viewer « superpose » le périmètre de test « bounday scan » sur le schéma, ce qui permet à l’utilisateur de savoir instantanément quels composants sont accessibles à l’aide de l’outil « boundary scan » et où la couverture de tests peut être étendue. Les ingénieurs peuvent mettre en évidence les interconnexions séparément en vue d’afficher sur le schéma les accès en lecture, écriture, les alimentations, ainsi que les interconnexions sans accès JTAG.
Fonctionnalités
- Parfaite intégration dans Mentor Xpedition Enterprise 32-bit (version VX.2.1 ou supérieure)
- Configurateur de projet très simple à mettre en œuvre pour procéder rapidement à une analyse JTAG DFT
- Importation automatique de la netlist à partir de Mentor Xpedition xDx Designer
- Comprend le visualisateur JTAG Access Viewer qui montre clairement quelle proportion du projet est accessible et peut être testée à l’aide de JTAG (dans Xpedition, les nets sont codées par couleur pour indiquer l’accessibilité)
- Analyse et propose également des conseils pour résoudre certains problèmes de conception qui pourraient empêcher le Boundary Scan de fonctionner
- Affiche trois catégories d’erreurs : connexion, terminaison et conformité
- Catégorisation assistée de composants logiques et passifs afin d’étendre les chaînes de Boundary Scan
- Export d’un projet XJTAG préliminaire vers XJDeveloper où d’autres tests peuvent être réalisés
également disponible pour d’autres outils CAO
