Interface DFT gratuite pour identifier les problèmes de testabilité en amont
L’Assistant DFT XJTAG est une extension logicielle gratuite de « Conception en Vue du Test » (Design for Test) développée par XJTAG® pour l’environnement de développement unifié d’Altium Designer®. Elle fournit aux ingénieurs en conception électronique une interface conviviale pour détecter les erreurs dans les chaînes JTAG « Boundary Scan » et permet de les réparer avant que le matériel soit produit.
Fiche produit détaillée Manuel d’Installation et d’Utilisation
Features
- Parfaite intégration dans Altium Designer
- Configurateur de projet très simple à mettre en œuvre pour procéder rapidement à une analyse JTAG DFT
- Importation automatique de la netlist à partir d’Altium Designer
- Comprend le visualisateur JTAG Access Viewer qui montre clairement quelle proportion du projet est accessible et peut être testée à l’aide de JTAG
- Analyse et propose également des conseils pour résoudre certains problèmes de conception qui pourraient empêcher le « Boundary Scan » de fonctionner
- Affiche trois catégories d’erreurs : connexion, terminaison et conformité
- Les nets sont codées par couleur pour indiquer l’accessibilité
- Illustre quelle proportion du circuit est accessible au testeur JTAG avant le lancement du routage ou la fabrication
- Catégorisation assistée de composants logiques et passifs afin d’étendre les chaînes « Boundary Scan »
- Export d’un projet XJTAG préliminaire vers XJDeveloper où d’autres tests peuvent être réalisés
L’Assistant DFT identifie les problèmes de testabilité potentiels pendant l’étape de schématique en validant la mise en œuvre correcte des chaînes « Boundary Scan », ainsi que la conformité aux pratiques exemplaires de conception en vue du test. Il comprend deux éléments clés : le « XJTAG Chain Checker » et le « XJTAG Access Viewer ».
XJTAG Chain Checker
XJTAG Chain Checker identifie les erreurs courantes dans une chaîne d’analyse JTAG, tels que les ports d’accès de test (TAP) mal raccordés et connectés, et en informe le développeur. Dans le cas contraire, la moindre erreur de branchement empêchera le bon fonctionnement de l’intégralité de la chaîne d’analyse.
Après une configuration simple et rapide, XJTAG Chain Checker analyse la netlist et trouve une chaîne d’analyse JTAG routable. Il offre également une fonction DFT unique, en vérifiant que les signaux TAP sont correctement terminés.
XJTAG Chain Checker identifie les erreurs potentielles trouvés sur les chaînes JTAG et affiche des avertissements, y compris:
- Erreurs de connexion si un des signaux JTAG Test Access Point (TAP) est connecté à la broche incorrecte d’un composant compatible JTAG.
- Avertissements de terminaison si l’un des signaux TAP n’est pas terminé comme recommandé.
- Erreurs de broche de conformité si elles sont incorrectement forcées à un niveau haut ou bas, ou sont laissées flottantes.
XJTAG Access Viewer
XJTAG Access Viewer « superpose » le périmètre de test « bounday scan » sur le schéma, ce qui permet à l’utilisateur de savoir instantanément quels composants sont accessibles à l’aide de l’outil « boundary scan » et où la couverture de tests peut être étendue. Les ingénieurs peuvent mettre en évidence les interconnexions séparément en vue d’afficher sur le schéma les accès en lecture, écriture, les alimentations, ainsi que les interconnexions sans accès JTAG.
Pendant que le premier prototype est en cours de fabrication, l’Assistant DFT XJTAG permet aux ingénieurs d’exporter un projet XJTAG préliminaire à partir de l’environnement Altium Designer vers XJDeveloper où d’autres tests supplémentaires peuvent être réalisés. La carte peut ensuite être testée dès sa disponibilité.
Contactez Altium pour une évaluation gratuite d’Altium Designer
