回路図入力段階でのテスト容易化設計（DFT）のチェック
XJTAG DFT Assistantは、XJTAG®が統合開発環境Altium Designer向けに開発した無料のソフトウェア拡張です。XJDeveloperの一部の機能に独自の追加機能を加え、回路図入力段階でのテスト容易化設計（DFT）のチェックを可能にします。
特長
- Altium Designerに完全統合
- JTAG DFT分析の設定を省力化
- Altium Designerからネットリストを自動インポート
- テスト可能なネットを回路図にオーバーレイ表示できるJTAG Access Viewerを内蔵
- XJTAG Chain Checkerの出力を分析してチェーン内の潜在的な問題を検出
- 接続、終端、コンプライアンスの３種のカテゴリーで問題を検出
- テスト可能なネットをカラーコードで表示
- スキャンチェーンを拡大するためにロジックデバイスとパッシブデバイスの分類を省力化
- XJDeveloperのプロジェクトをエクスポート
DFT Assistantはテスト容易化設計のベストプラクティスへの準拠に加えて、バウンダリスキャンチェーンの実装を検証することによって設計サイクルの初期段階で潜在的な問題を検出します。
XJTAG Chain Checker
XJTAG Chain CheckerはXJDeveloperと同様にネットリストを分析して利用可能なスキャンチェーンを探す手法を用いています。またTAP信号が正しく終端されているかをチェックする独自のDFT機能もあります。
XJTAG Chain CheckerはJTAGチェーン上に存在する以下の潜在的な問題を検出します。
- 接続エラー：いずれかのJTAG Test Access Point（TAP）信号がJTAG準拠デバイスの誤ったピンに接続されている。
- 終端警告：いずれかのTAP信号が推奨値で終端されていない。
- コンプライアンスピンエラー：不適切にプルアップ、プルダウン、あるいはフローティング状態になっている。
XJTAG Access Viewer
XJTAG DFT Assistantはまた、回路図全体を通してJTAGアクセスの範囲を検出できます。これはXJTAG Access Viewerによって回路図にオーバーレイ表示され、設計の初期段階でテストカバレッジを知るのに役立ちます。テストカバレッジを視覚化することで、設計変更がもたらす影響や、カバレッジを向上させる追加の配線がわかりやすくなります。
DFT分析プロセスはこのソフトウェア拡張によって処理され、結果はAltium Designerに返されます。また収集された情報はXJDeveloperにエクスポートされ、基板の完成後にはXJLink2 controllerを用いたテストの開発に使うこともできます。
