JTAG Boundary Scan Test Systems (IEEE 1149.1)

 Search

基板設計者のためのJTAGツール

Design-for-test(DFT)ガイドラインを参考にする事で、設計過程の非常に早い段階からJTAGツールを使用できるような設計が行えます。

プリント基板のテスト容易性を高めて、繰り返しデバッグを削減する

JTAGを用いる事でBGAのピンなどへ直接アクセスできるので、基板上のテストポイントの数を削減可能です。同時に、基板の小型化が可能で、レイアウトが容易になります。一度基板を設計すれば、JTAGチェインの正当性が容易に確認でき、基板上のJTAG未対応デバイスのテストを行うための全てのアクセスが可能になります。

XJTAGには、試作、製造、保守 と段階が進み設計が洗練されるたびに高品質なテストカバレージを実現するためのユーティリティーが提供されています。XJTAGはあらゆるネットリストの変更に自動的に対処するため、回路内の接続に変更があっても即座に適応可能です。

JTAGテストの開発が迅速かつ簡単に行える

JTAG未対応デバイス向けのXJTAGテストライブラリの再利用性が非常に高いために、XJTAGのセットアップは非常に簡単に素早く行えます。これらのテストは、基板の設計に依存しません。つまり、同じ回路でも異なったプロジェクトでも、そのデバイスを再利用する限り、テストライブラリは再利用可能です。

これらのテストライブラリは、XJTAG社サポートサイトでダウンロードが可能です。

XJTAGシステムに関するご質問や、価格等のお問合せは、弊社（あるいは富士設備）まで連絡下さると幸いです。

XJTAG Ltd. © Copyright 2010. All rights reserved. Part of IEEE 1149.1